О ВЛИЯНИИ ТИПА ИСПОЛЬЗУЕМОЙ ПАМЯТИ

Прежде чем рассказывать о влиянии на производительность типа используемой памяти, автор считает необходимым описать основные особенности этих микросхем.

Как известно, динамическая память (DRAM) выполняется на конденсаторах, организованных в виде матрицы из столбцов и строк. Адрес ячейки памяти состоит из двух частей: старшей половины (строки) и младшей (столбца). Область элементов с одним и тем же адресом строки называют страницей (Page). Особенность DRAM — мультиплексирование адресов строки и столбца. Оба адреса последовательно подаются на входы микросхемы через одни и те же выводы. Передачей адресов управляют стро-бирующие сигналы адресов строки (RAS) и столбца (CAS) соответственно. В те промежутки времени, когда эти сигналы активны, адресная информация должна быть достоверной.

После получения адреса строки микросхема считывает и сохраняет ее в промежуточном буфере. Он выполнен на элементах статической памяти и носит название усилителя чтения (Sense Amplifier). Затем из него выбираются данные в соответствии со считанным адресом столбца. Одновременно информация из буфера перезаписывается на прежнее место, в исходную строку. Таким образом, цикл чтения осуществляет обновление информации, т. е. подзарядку всех конденсаторов, содержащих биты единичного уровня. Операция записи осуществляется аналогично: вначале вся строка считывается в соответствующий буфер, затем в нем модифицируется изменяемый байт, после чего вся строка возвращается на прежнее место, осуществляя при этом поддержку "единичек" на требуемом уровне. Во время отсутствия сигналов чтения/записи подзарядку емкостей (регенерацию) осуществляет контроллер динамического ОЗУ. Для этого на адресной шине устанавливаются только адреса строк, сопровождаемые выдачей сигнала RAS.

Практически все современные микросхемы DRAM поддерживают режим страничной адресации (Page Mode). Обычно их называют РМ DRAM. При работе в этом режиме обращение к ячейкам, расположенным в пределах одной страницы, не требует постоянной многократной передачи адреса строки. Достаточно передать его один раз и далее изменять лишь адрес столбца, сопровождая это изменение установкой в активное состояние только сигнала CAS. Особенно заметно повышается быстродействие при пакетном режиме работы с памятью.

Под пакетом понимают последовательность актов доступа к ячейкам памяти, расположенным непосредственно одна за другой. Это может быть, например, загрузка одной кэш-строки четырьмя двойными словами (16 байт). В этом случае естественно использовать преимущества режима страничной адресации, поскольку вероятность того, что часть байтов пакета расположена на одной странице, а часть — на другой, весьма мала. Более того, поскольку ячейки располагаются одна за другой, их адреса отличаются на 1. Таким образом, ес-ли адрес столбца уже запомнен в регистре - защелке DRAM, то дальше его нужно просто инкрементировать после считывания каждого байта, что и выполняется внутри многих современных микросхем DRAM.

Пакет характеризуется числом системных тактов, затрачиваемых на каждый цикл чтения двойного слова. Например, 3 — 2 — 2 — 2 означает, что на передачу стартового адреса и получение двойного слова в первом цикле чтения (lead-off cycle) требуется три такта, а на чтение остальных — по два.

Дополнительно сократить время обращения к памяти оказалось возможным за счет чередования адресов (попеременной выборки двойных слов данных из разных банков памяти) и конвейеризации. В последнем случае следующий адрес столбца подается на микросхемы памяти еще до начала чтения процессором последнего двойного слова. При этом несчитанные данные запоминаются в регистре-защелке на выходе DRAM.

По такому принципу выполнена так называемая EDO DRAM. Наличие защелки позволяет сократить до минимума длительность сигнала CAS и считывать данные в момент инкрементирования адреса столбца и перезаписи его внутри микросхемы на исходное место. Поэтому чтение данных из EDO DRAM может осуществляться заметно быстрее, чем из РМ DRAM. Правда, процесс записи в EDO DRAM ничем не отличается от такового при использовании обычных РМ DRAM, и записывают данные микросхемы обоих типов с одной скоростью.

Следует отметить, что EDO DRAM крайне плохо функционируют в системных платах для процессоров 486 в силу того, что используемые в последних chipset не рассчитаны на этот тип памяти. Они работают в режиме чередования адресов. При этом, когда сигнал CAS снят с одного из банков данных, выводы данных микросхем этого банка должны перейти в "серое" состояние, не характерное для EDO DRAM. Неубранные данные первого банка входят в конфликт с вновь появившимися данными второго, что порождает конфликт, препятствующий правильному считыванию информации.

Вслед за EDO DRAM были разработаны и более быстродействующие микросхемы, получившие название BEDO DRAM. Их достоинство — возможность сцепления пакетов, расположенных в одной и той же странице. При этом полностью исключаются лишние задержки. Стартовый адрес последующего пакета пересылается вместе с последним сигналом CAS предыдущего. Применение BEDO DRAM имеет преимущества при использовании очень длинных последовательных пакетов, требуя при этом соответствующий контроллер ОЗУ.

Следующим этапом в развитии технологии DRAM стало появление так называемой синхронной динамической памяти SDRAM, работающей по тому же принципу, что и ВEDO DRAM, но рассчитанной на пакеты переменной длины (от одного двойного слова до целой страницы). Чип SDRAM использует быстродействующий буфер конвейеризованного чтения/записи и объединяет в одном корпусе несколько более мелких банков памяти. Это обусловливает возможность наложения запросов доступа и, следовательно, повышение пропускной способности чипа. Быстродействие SDRAM определяется временем задержки 7...10 нс, что необходимо для устройств, поддерживающих тактовую частоту до 200 МГц. В пределе на 64-разрядной шине это обеспечит пропускную способность до 640 Мбайт/с.

Не все системные платы правильно определяют тип памяти. Поэтому после установки иногда нужно войти в SETUP и указать тип (EDO DRAM, SDRAM, PM DRAM) и быстродействие используемых модулей (60,70 нс). В ряде случаев нужно явно указывать численные характеристики пакетного цикла, например 2 — 1 — 1 — 1 или З — 2 — 2 — 2.

В системных платах для процессоров пятого поколения обычно можно использовать все типы памяти, допускающие установку в 72-выводные разъемы, а в новых платах — еще и SDRAM, рассчитанные на стыковку с 168-вы-водными разъемами. Поэтому многие пользователи устанавливают в свои платы 72-выводные модули SIMM с микросхемами PM DRAM. При этом компьютеры устойчиво работают, обеспечивая по тестам типа Checklt быстродействие, типичное для систем с используемым процессором.

Однако реальная производительность системы оказывается заметно заниженной. В табл. 10 приведены результаты тестирования процессоров Pentium-133, Pentium-150, Pentium-166 и Pentium-200 с помощью Winstone 96 в системной плате EliteGroup 5VX-B. Обращает на себя внимание тот факт, что производительность системы с РМ DRAM на 6...8% ниже, чем с EDO DRAM. При этом Pentium-166 с PM DRAM оказывается даже "медленнее", чем Pentium-133 с EDO DRAM, a Pentium-200 с PM DRAM — лишь чуть "быстрее", чем Pentium-150 с EDO DRAM. Комментарии, как говорится, излишни.

Использование SDRAM (см. табл. 1) позволяет поднять быстродействие еще на 1...2%. Для процессоров с собственными тактовыми частотами 133...200 и частотами шины 60...66 МГц это практически неощутимо. Но когда и та, и другая частоты возрастают в полтора раза, прирост производительности при замене EDO DRAM на SDRAM достигнет 5...7 % (если вообще в этих платах возможно использование EDO DRAM).

Таким образом, неправильный выбор модулей памяти способен снизить производительность настолько, насколько ее повышает замена процессора на более быстродействующий. Поэтому прежде чем заменять процессор на новый, следует обратить внимание на объем и тип используемого ОЗУ. Оптимизация последнего способна иногда поднять производительность в большей мере, чем замена процессора при сопоставимых финансовых затратах.